T S1/5/1

```
1/5/1
```

DIALOG(R) File 347: JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

01000590

ELECTROCHROMIC DISPLAY DETECTION SYSTEM

PUB. NO.: 57-150890 [JP 57150890 A]
PUBLISHED: September 17, 1982 (19820917)

INVENTOR(s): SONE KIYOSHI

INOUE TOSHIHARU

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

MIYAKE SEIJI [000000] (An Individual), JP (Japan)

APPL. NO.: 56-036957 [JP 8136957]
FILED: March 13, 1981 (19810313)
INTL CLASS: [3] G09G-003/16; G09G-003/34
JAPIO CLASS: 44.9 (COMMUNICATION -- Other)

2

公開実用 昭和57 150890

The state of



(¥ 4.000.-)

寒用新案登録願(2)

道

昭和56年3月/8日

特許庁長官殿

1. 考案の名称 マトリックスディスプレイ装置

2. 考 案 者

住 所 等日市京阪本通2丁月18番地 等日市京阪本通2丁月18番地 芝洋電機株式会社内

氏名 ** 并 ****

3. 実用新案登録出願人

住 所 守口市京阪本通2丁目18番地

名称 (188) 三洋電機株式会社

4. 代 理 人

住 所 守口市京阪本通2丁目18番地


三洋電機株式会社内

連絡先・夏話(東京)895-1111 特許センター駐在 鎌田

56_3, 20

特部。

V 56 038468





L 考案の名称

マトリックスディスプレイ装置

- 2 実用新案登録請求の範囲
- (1) 輝度信号をその階調に応じたPWM信号に 変換し、絵素子を構成する直線的光電特性を備え る発光繁子に同期的に印加し、情報を表示するマ トリックスディスプレイ装置において、1特性等 の直線性補正曲線を折線で近似し、該折線を形成 する個々の直線に対応して上記PWM信号を発生 するためのクロックパルスの周期を変えることに 依り、光入出力特性の直線性を補正すべく構成し たマトリクスディスプレイ装置において、水平同 期信号に同期した信号で制御され、基本クロック パルスの整数倍の周波数の出力を発生するゲーテ ッド発版回路と、該発振回路の出力を前記近似折 線の区画毎に割当られるクロックパルス周波数に 分周する分周回路及び輝度階調(レベル)対相対 輝度近似特性上決まる各近似折線区間の周期を持 つ出力に分周する分周回路とを備え、役者の分周



回路の出力を目安として、前者の分周回路の出力 PWM変調回路に を順次切換えて異周期のクロックパルスをA供給し てなるマトリックスディスプレイ装置。

3. 考案の詳細を説明

本考案は、マトリックスディスプレイ装置に係り、特に、絵葉を表示する光光葉子として直線的光電特性を備えるLED等の葉子群から成るマトリックスディスプレイ装置の光入力対光出力特性の直線性を効率よく簡素を回路で補正することを目的とするものである。

いわゆるマトリックスパネルを用いて、映像信号を表示する場合、各絵器の輝度を表示する発光 素子に、そのパルス巾が当該絵素の輝度の階調に 比例するパルス巾変調(以下PWMと称す)信号 を印加する方法が用いられる。そして、マトリックスパネルの走査方式としては、十分 を輝度を確保すべく、ーライン(一水平走査線)を形成すれる。 保すべく、ーライン(一水平走査線)を形成印加 し、ーラインを単位として順次垂直方向に走査する方法が採られる。斯る点につき、今少し説明す



ると、例えば、TV映像信号において、黒レベルから最高輝度(白レベル)に至る信号に対する階がを、16とし、映像信号を4ビット単位でAD変換し、設デジタル出力(4ビット)を変調入力としてPWM回路に加え、原信号の階調に近ろりに比例するパルス巾を持つPWM信号を発出に対応する数だけ設け、当該ライン情報を形成は高原の各発光素子に対応する絵素の階調に相当するPWM信号を、その1ラインの該当する光素子に同時に印加し、順次垂直方向に発光せしめるものである。

次に第1図の回路図を参照しつつ、本考案装置
に用いるPWM変調回路の一例につき説明する。
この回路は、大別して、ダウンカウンタ(DC)と
RSフリップフロップ(D)で構成され、該フリップ
フロップ(D)を、垂直走査パルスの前縁のプリセットパルスPでセットし、前記ダウンカウンタ D C のポロウ(BORROW)出力でリセットすること
によって上記フリップフロップ(D)からPWM出力

を取り出す構成となっている。前記ダウンカウンタDCは、上記マトリックスパネルで表示すべき映像信号の、4ピットAD変換出力をブリセット入力とし、上記ブリセットパルスPをリセット或はスタート信号として、クロックパルスUPをダウンカウントする構成となっている。

ところで、上述の如く、マトリックスパネルを 構成する各絵素相当の発光素子は、入力対光出力 特性が直線性を持ってかり、それ故、TV映像信 号の如く予め送像側でT補正されている信号を、 そのまゝ上述の如くPWM信号に変換して各発光 素子に印加し、マトリックス表示を行ったのでは、 再生(表示)映像の直線性が振端に悪くなるとい う欠点を余儀なくされる。



本考案は、斯る点に鑑み、上述の如きPWM変調回路に入力されるクロックパルスの周期を等間隔とせず、原信号の階調に従って、上述の如き非直線性を補正する曲線に近似した折線を形成する個々の直線の勾配に従って変え、結果的に、LED等で構成されるマトリックスパネルの電気入力

対光出力特性をCRT(ブラウン管)のそれに近似せしめることに依って直線性のよい映像を再現し得べく構成したものである。

. .

以下、本考案の詳細を、更に第2図乃至第4図 を参照しつつ説明する。

いま、補正すべき信号電圧(各発光素子で表示さるべき原信号の相対値)対PWMパルス巾(輝度)の相対値曲線が、第2図、一点鎖線図示の如くであるとする。

以下の説明では、便宜上、とのような『補正曲線』を、第2図の3つの直線 81、82及び85 で形成される折線で近似する場合を例にとって説明する。

マトリックスパネルを構成するLED等の発光 素子の光電特性は、略直線的であるから、第2図 において、折線近似を実現するには、信号電圧 (相対値…以下同じ)が 4/15 の時に、PWM回 路の出力パルス巾が 7/100、同じく 8/15 の時にP WM回路の出力パルス巾が 28/100、同じく 15/15 の時にはPWM回路のパルス巾が 100/100 相当と

公開実用 昭和57- 150890

6

なる様に、それぞれの直線区間 ℓ 1、 ℓ 2 及 ℓ 3 におけるクロックパルスの周期を決めればよい。 そして直線区間 ℓ 1 については、クロックパルスとして、最短周期のパルス P 1 を 4 個宛割当てる。 又直線区間 ℓ 2 については、クロックパルスとして、中周期のパルス P 2 を 4 個宛割当て、更に直線区間 ℓ 3 についてはクロックパルスとして最長 周期のパルス P 3 を 7 個宛割当てる。

各クロックパルスP1、P2及びP3の周期の 設定例は例えば以下の如くである。

1 フィン期間を 6 3.5 μ 8 Cとすると、直線区間 ℓ 1 については、パルス P 1 の 周期 τ 1 は、

t 1 = $\frac{7}{100} \times \frac{1}{4} \times 63.5 \,\mu \,\text{sec} = 1.11 \,\mu \,\text{sec} \cdots \cdots (1)$

直線区間 8 2 については、パルス P 2 の周期 t 2 は、

t $2 = \frac{21}{100} \times \frac{1}{4} \times 63.5 \,\mu$ Sec $\Rightarrow 3.34 \,\mu$ Sec $\cdots \cdots (2)$ 直線区間 ℓ 3 については、パルスP 5 の周期 t 5 は、

 $t_5 = \frac{72}{100} \times \frac{1}{7} \times 63.5 \,\mu \,\text{sec} = 6.53 \,\mu \,\text{sec} \cdots \cdots (3)$ となるが、回路設計上の問題を考慮して、 t_2 = 3 t 1、 t 3 = 6 t 1 とする。

次に、第3図の一実施回路例を参照し乍ら、クロックパルス発生回路の構成について説明する。同図において、図番QQは、ケーテッド発展回路、QQは第1カウンタ、QQは第2カウンタ、QQは第1フリップフロップ回路、QQは第2フリップフロップ回路、QQな及びQQはそれぞれ第1、第2及び第3ゲート回路、QQはOR回路である。

前記ゲーテッド発振回路(M)は、(N1)(N2)
(N3)の3個のNANDゲートと抵抗(内及びコンデンサ(C)を備え、前記抵抗(内)を半固定とし発振周被数411(但し11=1) を興整し得る様に構成される。

との発振回路(II)は、マトリックスパネルで表示すべき映像信号中の水平同期信号に同期した信号 PHをゲート入力として、同期信号の後継に一致 するパルスの立上りから次の水平同期信号の始点 に一致するパルスの立下りの時点まで周波数411 で発振を継続する。(第4図の級形図の及び回家 照)前記第1カウンタ(II)は、例えば、SN7493

(TI社製)の様な(1/2・1/8分局)パイナリカウンタで構成するを可とし、分周回路として機能する。即ち、前記ゲート入力PHのインパート出力でリセットをかけると共に、前記発振回路(10)の出力4 1 1 を入力として、AIN端子に印加する参索((I)はインパータを、(E)はリセット端子を示す)と、このカウンタは、GA端子に生ずる1/2分局出力をBIN端子に印加することによってGB端子に1 周期のパルス(第4図〇P1)を、GD端子に1/4 1 1 周期のパルス(第4図〇P1)を生ずる。



町配第2カウンタロ2は、例えばSN7492(T I 社製)の様な(1/2・1/2分局)バイナリカウ ンタで構成するを可とし、上記パルスP2及びP3 及び1/2 11 なるパルスを生ずるための分周回路と して機能する。即ち、そのBIN入力端子に入力 として11パルスを入力とすると、Q 0 端子には 12=1/5 1 なる関係のパルスP2を、Q 0 端子 には13=1/6 1 の関係にあるパルスP3を生ずる。 又、端子QDをAIN端子に直結することによっ て、QA端子からは、1/1211 のパルス(第4図例) が取出される。

前記第1、第2フリップフロップ回路のは、いずれもJ-Kフリップフロップで構成される。 従って、そのJ端子をハイレベル日、K端子をローレベル(接地)に設定すると、各々のQ出力端子には、リセット後最初のT入力パルスの立下りで立たるパルスが出力される。

従って、第1フリップフロップ回路2DのT入力 端子に第1カウンタ(D)の以り端子の出力パルス (14 1 (第4図(H)))を加えると、第1フリップ フロップ回路2Dの以出力端子には、第4図例の印 きパルスが生じる。第1フリップフロップ回路2Dの立下りに一致し、直線区間 81 の終端に相当する信号電圧(レベル4)のクロックパルスの終端を規定する。(第4図例図)との「以出力は、ゲート入力として第1ゲート回路図を制御し、同時にリセット信号として第2カウンタ(2)をリセットする。

また、第2フリップフロップ図路四の『入力端

子に上記第2カウンタ図のQ A 端子出力を、リセット端子に第1フリップフロップ回路図のQ端子出力をそれぞれ印加すると、そのQ出力端子には、第4図(リ)の如く、 12 11 なる周期を持つパルス (信号電圧レベル8を規定するクロックパルス P28の終端、直線区間 B2の終端を規定するパルス、第4図(分)の立下りに同期して立上るパルスが生ずる。

上記第1、第2及び第3ゲート回路(31)(32)及び(33) はいずれもANDゲート回路で構成される。

第1ゲート回路のは、上記第1フリップフロップ回路のQのQ出力をゲート入力とし、上記第1カウンタ(II)のQB端子出力、即ち、周期で1=±1のパルスを入力としている。

この入力パルスP1は、水平同期僧号に同期したゲートパルスPHの立上りに同期した上記ゲーテッド発振回路如の分局出力であるから、前記第1ゲート回路如からOR回路如に加えられるパルスP11、P12、P13 及びP14は、第2凶中、直線区間81をカパーするクロックパルスとなる。

次に、上記第2ゲート回路四に入力として加えられる第2カウンタ四のQ c 端子出力、(第4図 (4) は、前記第2カウンタ四が、上記第1フリップフロップ回路四の豆蝎子出力で、セットされた後に生ずる。従って、その終端だけをその立下りで信号電圧(レベル8)のタイミングを規定するパルス、即ち第2フリップフロップ四の豆出力で規定すれば、この豆出力をゲート入力とする上記第2ゲート回路四の出力P21、P22、P23及びP24は、第2図の直線区間 82をカパーするクロックパルスとなる。

更に、第2フリップフロップ回路図のQ端子出力は、僧号電圧(レベルタ)の始端相当の位置で立上り、上記ゲート僧号PH(第4図(1))で立下るから、このパルスをゲート僧号として第3ゲート回路(3)を制御すれば、上記第2カウンタ(4)のQD端子出力パルス(周期で3=6で1=6元)は7周期分だけのR回路(4)に供給されて、直線区間63をカバーするクロックパルスとなる。

要するに、各水平走査期間中、各絵業LED列

に対応して設けられるPWM回路には、OR回路ので通してクロックパルスとして、最初の直線区間 1 には第 1 ゲート回路 30の出力、P11、P12 P15 及び 1 14 が順次に、次の直線区間 1 2 には第 2 ゲート回路 30の出力、P21、P22、P23 及び P24 が順次に、更に直線区間 1 3 には第 3 ゲート回路 30の出力、P31、P32 …… P37 が順次に印加されるから、PWM回路は、第 2 図の折線近似の入出力特性を持つことにたる。第 4 図のは出力クロックパルスの 1 水平走査期間の時間的推移を示するのである。

上述の如き、本考案に依れば、ゲーテッド発振 回路と分周回路及びフリップフロップ回路の簡素 を回路構成で、PWM変調器のクロックパルスの 同期を各水平走査期間に百って適宜変えることに よって、マトリックスパネルの駆動(信号)電圧 対輝度(PWM出力パルス市)特性をCRTの光 電特性に折線近似し得るので、マトリックスパネ ルの表示映像の直線性が向上し、自然を輝度レベ ルに近い再生映像を得ることが出来る。

4. 図面の簡単な説明

第1図はPWM回路のブロック図、第2図は信号電圧レベル対パルス巾(輝度)特性図、第3図は要部の一実施回路図、第4図付動作破形図である。


- (10)……ゲーテッド発振回路
- (11) … … 第 1 カウンタ (12) … … 第 2 カウンタ
- 211……第1フリップフロップ回路
- 22……第2フリップフロップ回路
- (31) (32) (33) --- --- 第1、第2、第3ゲート回路




出顧人 三洋電機株式会社 代理人 井理士佐 野 静 天

公開実用 昭和57 _ 150890

第1図



第2図




150890 1

986

出願人 三洋電機株式会社代理人 弁理士 佐 野 静 夫





実用 昭和57一

公開実用 昭和57— 150890

5. 添付書類の目録

| (1) | 明 | 斜 | H | 書 | 1 | 训 |
|-----|---|---|---|---|---|-----|
| (2) | 図 | | | 面 | 1 | 通 |
| (3) | 願 | 書 | 副 | 本 | 1 | 训 |
| (4) | 禾 | 任 | | 状 | 1 | ili |

